Форум arduino.ua

Доречі, як реалізоване керування мосфетами в дуйчику? Які мосфети там стоять? На затвор іде напряму з піна ардуіни, без буфера чи резистора? Якщо так, то при достатньо великій ємності затвора при увімкненні мосфета на піні практично к.з. і просадка живлення.

З електричної схеми незрозуміло, як у вас все розведено фізично. На дуйку живлення має йти окремою шиною, як плюс, так і земля. А також конденсатори перед самою дуйкою. 150 Ватт при 12 вольтах - це ж більше 10 А. Там нема окремих входів для силового живлення і сигнального?

Окрім недостачі ємності конденсаторів до і після LM7805, електроліти бажано ставити кілька штук паралельно, щоб знизити ESR. Кераміку по обидва боки можна навіть по дві штуки різних номіналів, наприклад 0.47 мкФ і 0.01 мкФ.

У вас із U1 5 В іде на вхід Vin ардуіни. Якщо на ардуіні 5-вольтовий регулятор, то при 5 вольтах на вході він уже нічого не регулює, на ньому тільки падає кілька сотень мілівольт. Якщо регулятор 3.3-вольтовий, то виходить, що периферія живиться 5 вольтами, а інтерфейс на 3.3.

Для атмеги бажано увімкнути BOD (brown-out detector) на 4.5В.

А #define SDRAM_READBURST FMC_Read_Burst_Disable якось впливає?

Я б сказав "десь між формувачем адреси в МК і декодером адреси в мікросхемі SDRAM". Малоймовірно, що збоїть десь в самому МК чи після декодера в SDRAM, хоча таке теж не виключено.

90 МГц - не така висока частота по сучасним міркам, але нюанси розводки плати і монтажу вже мають значення. І при одних зовнішніх умовах (електромагнітний фон, якість живлення) може працювати стабільно, при інших уже ні.

Тобто від абсолютного значення частоти не залежить, характеристики лінії, схоже, не впливають. Тоді залишаються таймінги відносно тактової частоти.

Якщо нічого не плутаю, то для динамічної памʼяті занадто низька частота зі сторони хоста теж не є добре. Хоча тут можу помилятись.

Не стільки цілісність даних, скільки надійність комунікації. Дані-то читаються наче б то правильні, тільки не з тих адрес

Занадто різкі фронти спричиняють дзвін, який дає (додає) завади. 25 і 50 МГц - це ж тільки умовні позначення, насправді конфігурується вихідний опір, який впливає на крутизну фронтів та спектр. Фактичний спектр залежить від характеристики навантаження.
Із цікавості, не пробували ставити low speed (GPIO_Speed_2MHz)?

Ще, в програмі SD clock frequency конфігурується на 90 МГц, а в даташиті на IS42S16400J говориться про "Clock frequency: 200, 166, 143, 133 MHz".

На відео наче б то суцільні темні лінії. Тільки незрозуміло, чи то TFT_GREEN такий темний (звідки тоді яскраві кінцеві точки?), чи то воно тільки кінцеві точки малює (звідки тоді суцільні темні лінії?).
Навіщо там сплайни? Щоб графік виглядав красиво, потрібно або малювати лінії алгоритмом Ву (якщо доступні градації яскравості), або взагалі малювати строго вертикальні лінії, тобто щоб початкова та кінцева точки мали однакову координату X. Тільки тоді початкову точку потрібно розраховувати на основі попередньої кінцевої.

Поки не дуже зрозуміло, як воно виглядає в динаміці. Схоже на "сніг" CGA? Скільки часу такий піксель тримається, один кадр чи довше?

А якщо виводити з внутрішньої SRAM, а не з SDRAM?
SDRAM завжди "записується" через refresh, але іноді це прозоро для зовнішнього інтерфейса.

Може FMC невірно сконфігурований для цієї мікросхеми SDRAM.

Екранування та заземлення мали би допомогти.

Слушна думка. Там окремий PLLSAI, то може відбувається якийсь зрив генерації в самому МК. Але таке мало би бути видно на осцилограмі тактового виходу.

Ще, дуже здивуюсь, якщо причина в цьому, але чому б не перевірити. У програмі з гітхаба фреймбуфер розташований в зовнішній SDRAM. Спробуйте перемістити його у внутрішню SRAM.

Специфікація VESA (наступний за VGA стандарт) допускає відхилення pixel clock до ±0.5%, у вас виходить менше 0.2%. Сам піксель-клок у VGA нікуди ж не передається, але на ньому базуюється решта таймінгів.

Зі своїх давніх експериментів з VGA памʼятаю, працювало і з набагато більшими відхиленнями. При перевищенні порогових значень TFT-монітори (які тоді тільки зʼявились у нас) або переходили в сплячку, або відображали "нема сигнала". Але таких артефактів із джиттером не памʼятаю.

Cхожий (але не такий) джиттер бачив при підключенні PAL RGB-сигнала від ZX Spectrum до розʼєму SCART телевізора. Там вирішилось узгодженням імпедансів та екрануванням.

Ну тут фазовий шум. Потрібно дивитись на крутизну фронтів синхроімпульсів (slew rate), і стабільність моментів часу, коли сигнал досягає певного рівня (який залежить від схеми монітора). Може цьому конкретному монітору взагалі не подобається рівень 3.3 В, може для стабільної роботи він хоче 5.

Доречі, полоса пропускання для кольорових компонент у VGA має бути 28 MHz. При занадто крутих фронтах присутні вищі частоти, і при дискретизації може виникати аліасінг. Так що спробуйте все-таки обмежити полосу пропускання кольорової компоненти конденсатором, як пропонував вище.

Крім того, у VGA для кожної кольорової компоненти окрема зворотня лінія землі. Використання для сигналів кольору і синхронізації спільної землі на розʼємі теж може негативно впливати.

Підозріло виглядає співпадіння паттерна джиттера з паттерном на тактовому виході при підключенні його до Green. Хоча тут може бути, що наведення просто йде однакове на всі лінії, і сигнал на тактовому виході тут ні до чого. Тактовий вихід у вас же просто висить "у повітрі", нікуди не навантажений на самій платі?

Що ж, моя гіпотеза - відбувається розсинхронізація між піксель-клоком LTDC і відновленим піксель-клоком у моніторі. Скоріш за все через недосконалість аналогової частини та особливості дискретизації аналогового сигнала в TFT-моніторі. Через це фронт відеосигнала попадає то в один піксель, то в інший, сусідній.
Кінескопний монітор не відновлює піксел-клок, там це не потрібно.

Єдине, що на даний момент можу порадити - це роздобути осцилограф і подивитись, чим сигнал, що генерується вашою схемою, відрізняється від еталонного VGA (при підключеному моніторі, звісно).

Як воркераунд, можете спробувати в лінії Green після резистора поставити конденсатор десь 10-47 пФ в землю (підберіть експериментально). Це має "розмити" зображення і джиттер буде не так помітно.

Так мабуть цей сигнал і пролазить у відеосигнал, може й не прямо, а побічно. Схему підключення ж теж не показуєте.
TFT монітор намагається синтезувати піксель-клок по імпульсам горизонтальної синхронізації, а поріг спрацьовування плаває через шум квантування АЦП. Сигнал VGA-то аналоговий, і горзонтальна синхронізація йде в каналі зеленого.
Без коду, де той LTDC конфігурується, без схеми підключення, без діагностичної інформації це ворожіння на кавовій гущі.

Ну може це гармоніка горизонтальної синхронізації пролазить, через те, що лінія неузгоджена. Може якісь вибрики по живленню. Без осцилограми можна довго вгадувати.